AGM AGRV2K Manual 用户手册

    AGM AGRV2K FPGA因为极高的性价比，开发方便简单等优势，受到很多客户的欢迎。

    在这里，让我们一起从0开始开发AGM FPGA/CPLD。AGRV2K系列包含的2KLE的器件有AGRV2KL32, AGRV2KL48, AGRV2KL100, AGRV2KL64等。

一、器件引脚定义说明

      AGRV2K在一个芯片内部，除了FPGA逻辑，还内置有MCU内核。以下是芯片的引脚定义，可以将器件当MCU，也可以作为FPGA使用。

1、AGRV2KL100 Pin-Out

2、AGRV2KL64 Pin-Out

3、AGRV2KL48 Pin-Out

4、AGRV2KQ32 Pin-Out

二、AGRV2K的电源与配置电路

    AGRV2K 需 3.3V Vcc 供电， 通过 JTAG 或两线 SWJ 方式进行烧写，使用 J-LINK 下载器或AGM CMSIS-DAP 专用下载器（海振远科技批量生产与销售中），请参考下图：

      注： NC 为悬空脚，请勿接任何电源或信号。软件烧录默认即为 SWJ 方式，兼容 JTAG 接口。

三、Supra开发软件开发流程

1.）软件安装：
   解压缩或执行安装文件，安装 Supra 软件。 （最新版本的软件可以联系海振远科技获取）执行文件为 bin 目录中的 Supra.exe。
   运行 Supra，选择菜单 File -> Import license，选择 license 文件并导入 License。

2.）新建项目：
     新建一工程目录。打开 Supra， 在目录中新建 project。

      进入 Tools -> Migrate：

   Target Directory 默认为新建的工程目录， Migrate from directory 不填， 输入设计名称（这里例如 led）， Device 选 AGRV2K 系列型号。选择 ve 文件（管脚分配文件）。 IP 文件不用填。
    选择对应开发 Mode： Native 选项（AGM 自有 EDA 综合工具）， Synplicity 选项（第三方综合工具，例如 Synplify， Mentor等）， Compatible 选项（兼容 Quartus II 的综合工具）。
      因为很多用户是从一个A品牌切换到另外一个A品牌——AGM器件的，所以下面先介绍 Supra 基于 Quartus II 综合的设计流程，其它工具设计流程类似。 Mode 选择Compatible，点 next， 生成一个以 led 命名的 Quartus II 项目，以及相应的设计文件格式（qpf， v，sdc 等）。

  ve 文件为 I/O 管脚位置设置，可通过任意文本编辑器自行编辑产生。管脚名称请参考前面的管脚说明表格（PIN_1， PIN_2 格式）， 全局信号最好选 IO_GB 管脚。
ve 文件格式如下（管脚设计名称+空格+封装管脚名称， #为注释符）：

3.）项目设计：
用 Quartus II 打开 led.qpf 项目文件， 工程已设置好，不要修改型号。 默认为 EP4CE75，如果Quartus II 没有这个器件，需要先安装 Cyclone IV 系列器件库。
空的项目中加入你的设计文件.v，或添加其它类型设计文件。
设计完成后， Quartus II 中选择菜单中 Tools -> Tcl Scripts...，窗口中选 af_quartus.tcl，点击 Run进行编译，综合后产生所需网表文件。

4.）项目编译：
Supra 里继续执行 Next，开始进行编译。 编译选项，默认即可。

编译成功后即可得到最终烧写文件， led.bin。
如未改变工程路径， 修改设计代码后， Quartus 里只需执行正常的编译（Start Compilation），可以不用再运行 af_quartus.tcl 文件。然后在 Supra 中打开 Tools -> Compile，完成编译即可。