AGM CPLD AGRV2K
AGRV2K CPLDs is the low cost CPLDs. This instant-on, non-volatile CPLD family targets general-purpose and low-density logic. The logic density is 2K Logic Elements with LQFP-100(AGRV2K100) , LQFP-64(AGRV2K64) and LQFP-48(AGRV2K48) packages.
Low-Cost and low-power CPLD
Instant-on, non-volatile standard compatible architecture.
Up to 4 global clock lines in the global clock network that drive throughout the entire device.
Provides programmable fast propagation delay and clock-to-output times.
Provides PLL per device, clock multiplication, and phase shifting.
Supports 3.3-V logic level
Programmable slew rate, drive strength, bus-hold, programmable pull-up resistors, open-drain output, Schmitt triggers and programmable input delay.
Built-in Joint Test Action Group (JTAG) boundary-scan test (BST) circuitry complaint with IEEE Std. 1149.1-1990
ISP circuitry compliant with IEEE Std. 1532
3.3-V LVCMOS and LVTTL standards
AGRV2K 系列 CPLD 属于成本最低的 CPLD 产品。该系列为上电即运行、非易失性 CPLD，面向通用场景与低密度逻辑应用。逻辑规模为 2K 逻辑单元，提供 LQFP‑100（AGRV2KL100）、LQFP‑64（AGRV2KL64）、LQFP‑48（AGRV2KL48）以及 QFN‑32（AGRV2KQ32）多种封装。
低成本、低功耗 CPLD
上电即刻运行，采用兼容标准的非易失架构
全局时钟网络最多支持 4 路全局时钟线，可驱动芯片全部逻辑单元
可灵活配置信号传输延迟与时钟‑输出延时
单芯片内置 PLL，支持时钟倍频与相位偏移
内置 4 块 M9K 嵌入式块 RAM（EBR），可配置为 RAM、移位寄存器、ROM、FIFO 等多种存储器功能
支持 3.3V 逻辑电平
可配置压摆率、驱动能力、总线保持、可编程上拉电阻、开漏输出、施密特触发器，以及可编程输入延时
内置 JTAG 边界扫描测试（BST）电路，符合 IEEE 1149.1‑1990 标准
在系统编程（ISP）电路，符合 IEEE 1532 标准
集成片上振荡器，最高输出频率 8 MHz
兼容 3.3V LVCMOS、LVTTL 电气标准
AGM CPLD AGRV2K
AGRV2K CPLDs is the low cost CPLDs. This instant-on, non-volatile CPLD family targets general-purpose and low-density logic. The logic density is 2K Logic Elements with LQFP-100(AGRV2K100) , LQFP-64(AGRV2K64) and LQFP-48(AGRV2K48) packages.
Low-Cost and low-power CPLD
Instant-on, non-volatile standard compatible architecture.
Up to 4 global clock lines in the global clock network that drive throughout the entire device.
Provides programmable fast propagation delay and clock-to-output times.
Provides PLL per device, clock multiplication, and phase shifting.
Supports 3.3-V logic level
Programmable slew rate, drive strength, bus-hold, programmable pull-up resistors, open-drain output, Schmitt triggers and programmable input delay.
Built-in Joint Test Action Group (JTAG) boundary-scan test (BST) circuitry complaint with IEEE Std. 1149.1-1990
ISP circuitry compliant with IEEE Std. 1532
3.3-V LVCMOS and LVTTL standards
AGRV2K 系列 CPLD 属于成本最低的 CPLD 产品。该系列为上电即运行、非易失性 CPLD，面向通用场景与低密度逻辑应用。逻辑规模为 2K 逻辑单元，提供 LQFP‑100（AGRV2KL100）、LQFP‑64（AGRV2KL64）、LQFP‑48（AGRV2KL48）以及 QFN‑32（AGRV2KQ32）多种封装。
低成本、低功耗 CPLD
上电即刻运行，采用兼容标准的非易失架构
全局时钟网络最多支持 4 路全局时钟线，可驱动芯片全部逻辑单元
可灵活配置信号传输延迟与时钟‑输出延时
单芯片内置 PLL，支持时钟倍频与相位偏移
内置 4 块 M9K 嵌入式块 RAM（EBR），可配置为 RAM、移位寄存器、ROM、FIFO 等多种存储器功能
支持 3.3V 逻辑电平
可配置压摆率、驱动能力、总线保持、可编程上拉电阻、开漏输出、施密特触发器，以及可编程输入延时
内置 JTAG 边界扫描测试（BST）电路，符合 IEEE 1149.1‑1990 标准
在系统编程（ISP）电路，符合 IEEE 1532 标准
集成片上振荡器，最高输出频率 8 MHz
兼容 3.3V LVCMOS、LVTTL 电气标准
